طراحی و مشخصه‌یابی بلوک منطقی قابل پیکربندی تمام گرافنی قابل استفاده در تراشه‌های FPGA

نویسندگان

دانشکده ﺑﺮق و ﻛﺎﻣﭙﻴﻮﺗﺮ، دانشگاه ﻛﺎﺷﺎن، ﻛﺎﺷﺎن، اﻳﺮان

چکیده

یکی از لوازم حیاتی برای دست‌یابی به پیشرفت تکنولوژی در صنایع میکروالکترونیک، کوچکتر و سریعتر شدن افزاره‌های الکترونیکی است. از طرفی مطابق نقشه راه بین‌المللی صنعت نیمه هادی، روند کوچک‌سازی افزاره‌های کنونی مبتنی بر عنصر سیلیکون با چالش جدی و غیر قابل گریز روبرو است. بنابراین تحقیقات گسترده‌ای در زمینه‌ی رفع این چالش‌ها صورت پذیرفته و می‌پذیرد. براساس تحقیقات، افزاره‌های مبتنی بر عنصر کربن توانسته‌اند جایگاه ویژه‌ای در این عرصه پیدا کنند. در این مقاله سعی شده است تا با استفاده از یکی از ساختارهای معرفی شده‌ی مبتنی بر کربن، به نام گرافن، طراحی و مشخصه‌یابی یک بلوک منطقی قابل پیکربندی (CLB)، که در تراشه‌های FPGA مورد استفاده است، صورت پذیرد. البته ساختار داخلی این واحد به گونه‌ای است که طراحی افزاره‌های متداول و پرکاربرد در طراحی دیجیتال، همچون: فلیپ‌فلاپ نوع (D - (DFF   و لچ (Latch) را نیز در پی دارد. سرعت حدود 58 برابری در مقایسه DFF مبتنی بر سیلیکون و طراحی و استخراج پارامترهای زمانی مدار CLB و المان‌های داخلی تمام گرافنی آن نتایجی است که در این مقاله به آن پرداخته خواهد شد.

کلیدواژه‌ها

  • [1] N. Weste and D. Harris,CMOS Vlsi Design, 4th ed.Boston, MA: Pearson Addison Wesley, 2011.
  • [2] ITRS. (2014).International Technology Roadmap forSemiconductor. Available: http://www.itrs2.net/
  • [3] S. Srinivasan, A. Sarkar, B. Behin-Aein, and S. Datta, "All-spin logic device with inbuilt nonreciprocity,"IEEE Trans. Magnetics,vol. 47, pp. 4026-4032, 2011.
  • [4] ITRS, "Emerging research devices," 2005.
  • [5] F. Schwierz, "Graphene transistors,"NatureNanotechnology,vol. 5, pp. 487-496, 2010.
  • [6] A. K. Geim, and K. S. Novoselov, "The rise ofgraphene,"Nature Materials,vol. 6, pp. 183-191, 2007.
  • [7] Z. Chen, Y.-M. Lin, M. J. Rooks, and P. Avouris, "Graphene nano-ribbon electronics,"Physica E: Low-Dimensional Systems and Nanostructures,vol. 40 ,pp.228-232, 2007.
  • [8] X. Wang, Y. Ouyang, X. Li, H. Wang, and et. al., "Room-temperature all-semiconducting sub-10-nm graphenenanoribbon field-effect transistors,"Physical Review Letters, vol. 100, pp. 206803, 2008.
  • [9] S. Tanachutiwat, "Graphene-based post-CMOSarchitecture," State UniversityOf New York At Albany,2012.
  • [10] S. Tanachutiwat, J. Ung Lee, W. Wang, and C. Y. Sung, "Reconfigurable multi-function logic based on graphene pnjunctions,"Design Automation Conference (DAC), Anaheim,CA, pp. 883-888,2010.
  • [11] S. Miryala, M. Montazeri,A. Calimera, E. Macii, andet. al., "A verilog-a model for reconfigurable logic gatesbased on graphene pn-junctions," inProc. of the Conferenceon Design, Automation and Test in Europe, pp. 877-880,2013.
  • [12] S. Miryala, A. Calimera, E. Macii, M. Poncino, andet. al., "Investigating the behaviorof physical defects in pn-junction based reconfigurable graphene devices," in14thLatin AmericanTest Workshop (LATW),pp. 1-6, 2013.
  • [13] V. G. Oklobdzija, V. M. Stojanovic, D. M. Markovic,and N. M. Nedovic,Digital system clocking: high-performance and low-power aspects, John Wiley & Sons,2005.
  • [14] N. Nedovic, W. W. Walker, and V. G. Oklobdzija, "Atest circuit for measurement of clocked storage elementcharacteristics,"IEEE Journal of Solid-State Circuits,vol.39, pp. 1294-1304, 2004.
  • [15] PTM. Predictive Technology Model [Online].Available: http://ptm.asu.edu.
دوره 14، شماره 1
بهار و تابستان
اردیبهشت 1395